Термичко пројектовање електронске амбалаже

Са развојем електронских производа ка високој интеграцији, високим перформансама и мултифункционалности, све је више И/О линија чипова, брзина чипова је све већа и већа, а снага је све већа и већа, што води на низ проблема као што су повећање температуре уређаја и густине снаге. Користећи ЦАЕ технологију, могу се предвидети перформансе електронских уређаја, а могу се оптимизовати структурне димензије и параметри процеса, како би се побољшао квалитет производа, скратио циклус развоја производа и смањили трошкови развоја производа.

Следи кратак увод у технологију ЦФД симулације у решавању неких уобичајених инжењерских проблема у Р [ГГ] појачалу; Д процес електронског паковања:

1.Анализа расподеле температуре у пакету чипова.

2.Анализа путање топлотног тока у пакету чипова.

3. Симулацијска анализа термичке отпорности према ЈЕДЕЦ стандарду након паковања чипова.

У термичком дизајну паковања чипова, морамо узети у обзир перформансе преноса топлоте амбалаже чипова са различитим структурама и обезбедити модел паковања чипова за термичку анализу на нивоу плоче или система. Ицепак софтвер може директно да генерише детаљан модел структуре чипа према информацијама ЕЦАД софтвера, што је погодно за инжењере да предвиде дистрибуцију температуре и дизајн термалне оптимизације паковања чипа.